Une start-up spécialisée dans les puces électroniques lève 135 millions de dollars, pariant que la mémoire, et non la puissance de calcul, constitue le principal goulot d'étranglement de l'IA

Chaque fois que vous posez une question à ChatGPT, votre requête déclenche une course de relais des données. Les informations quittent la mémoire, passent par le processeur (CPU) pour être prétraitées, sont transmises au processeur graphique (GPU) pour des calculs intensifs, puis reviennent — et cette boucle se répète pour chaque mot généré par l’IA.

Ce goulot d’étranglement est structurel : il oblige chaque requête à transiter par certaines des puces les plus coûteuses et les plus gourmandes en énergie du secteur. C’est précisément cette inefficacité que XCENA, une start-up implantée en Corée du Sud et aux États-Unis, s’efforce de résoudre. Cette entreprise, créée il y a quatre ans, a mis au point une puce qui rapproche considérablement la puissance de calcul de la DRAM — ces puces de mémoire temporaire rapides qui stockent les données que le processeur utilise activement —, permettant ainsi de traiter les tâches courantes liées aux données à proximité immédiate de la mémoire, sans les allers-retours coûteux entre les processeurs, les cartes graphiques et la mémoire.

Si cette technologie fonctionne à grande échelle, l’impact sur les coûts des infrastructures d’IA pourrait être considérable — ce qui explique le vif intérêt des investisseurs. XCENA vient de lever 135 millions de dollars lors d’un tour de table de série B, avec une valorisation de 570 millions de dollars, portant son financement total à 185 millions de dollars.

Jin Kim, PDG de XCENA, a cofondé l’entreprise en 2022 aux côtés de Dohun Kim, directeur technique, et de Harry Juhyun Kim, directeur des produits. Tous trois sont d’anciens collaborateurs de Samsung et SK Hynix, les géants de la mémoire qui fournissent les puces équipant les GPU de Nvidia. « Les processeurs et les GPU sont tous deux devenus plus intelligents au fil des décennies. La mémoire, elle, n’a jamais évolué. XCENA veut changer cela », a déclaré M. Kim lors d’un entretien avec TechCrunch. « La récente hausse des prix de la mémoire et des actions liées à ce secteur indique une évolution plus large de l’infrastructure de l’IA vers des architectures centrées sur la mémoire », a-t-il ajouté. (Ce mois-ci, Samsung, SK Hynix et Micron — les trois entreprises qui dominent le marché mondial des puces mémoire — ont chacune franchi pour la première fois la barre des mille milliards de dollars de valorisation.)

Selon M. Kim, XCENA fonde son activité sur l’idée que « l’inférence n’est plus seulement un problème de calcul ; c’est de plus en plus un problème d’évolutivité de la mémoire ».

La puce de XCENA, la MX1, se connecte au processeur via CXL (Compute Express Link) — qui est essentiellement une voie rapide dédiée entre le processeur et la mémoire — et traite les données avant même qu’elles ne quittent le module de mémoire. C’est le calcul qui vient vers les données, et non l’inverse. L’entreprise affirme que ce qui nécessitait auparavant 10 serveurs pourrait potentiellement fonctionner sur un seul.

« Alors que les GPU excellent dans la multiplication matricielle — les calculs intensifs qui sous-tendent l’entraînement des modèles d’IA —, une grande partie du traitement des données connexes, notamment le prétraitement, la gestion du cache KV (le système qui stocke le contexte des conversations précédentes afin que le modèle n’ait pas à le retraiter) et la mise en cache des données, s’effectue toujours sur les CPU. Notre puce gère ces tâches directement au sein même du module de mémoire », a déclaré Kim.

La demande en solutions de mémoire a explosé depuis le second semestre de l’année dernière, et l’entreprise estime que le moment est propice.

Les discussions avec plusieurs fournisseurs mondiaux de mémoire en sont encore à leurs débuts, bien que M. Kim ait refusé de les nommer. Les clients idéaux de l’entreprise sont les hyperscalers qui dépensent des dizaines de milliards de dollars chaque année en infrastructure d’IA, où même un léger gain d’efficacité en matière de mémoire peut se traduire par des centaines de millions d’économies.

Le MX1 n’est encore qu’un prototype. La production en série des puces devrait démarrer dans les usines de Samsung d’ici fin 2026, l’entreprise prévoyant de générer ses premiers revenus en 2027.

Alors que les fabricants d’unités de traitement neuronal (NPU) se livrent à une concurrence acharnée pour rivaliser avec Nvidia sur les charges de travail d’entraînement, XCENA cible la couche à forte intensité mémoire qui sous-tend tout le reste.

Parmi les concurrents les plus proches de XCENA figurent Astera Labs et Marvell, deux sociétés cotées au Nasdaq qui travaillent sur la connectivité mémoire de nouvelle génération. Selon M. Kim, Marvell est un acteur important et bien établi, déjà présent sur ce même marché, mais la différence essentielle réside dans la propriété intellectuelle. « Nous disposons de milliers de cœurs », a déclaré M. Kim. D’après les spécifications publiques, l’approche de Marvell repose en comparaison sur une poignée de cœurs à usage général.

Ces cœurs sont basés sur RISC-V — un modèle de conception de puces open source — et optimisés spécifiquement pour le traitement des données, chaque cœur étant délibérément conçu pour être compact et efficace. Au-delà des cœurs eux-mêmes, XCENA conçoit sa propre hiérarchie de mémoire interne, son bus d’interconnexion et son contrôleur DRAM — un niveau d’intégration verticale que la plupart des fabricants de puces, y compris ses principaux concurrents, sous-traitent généralement.

Les sociétés de capital-risque Altinum et IMM Investment, basées à Séoul, ont co-dirigé ce tour de table de série B, aux côtés de Corstone Asia et des investisseurs existants SBI Investment et Mirae Asset Capital. L’entreprise, qui compte plus de 90 employés répartis entre ses bureaux de Pangyo, un pôle technologique situé à la périphérie de Séoul, et de Sunnyvale, est également en pourparlers avec des investisseurs internationaux en vue d’un financement supplémentaire.